삼성전자, 45나노 임베디드 플래시 로직 공정 개발

기존 대비 소비전력 25% 절감·데이터 읽기 시간 50% 단축

아주경제 이혜림 기자= 삼성전자는 45나노 임베디드 플래시(플래시메모리 내장형) 로직 공정 개발과 이를 적용한 스마트카드 IC 테스트 칩 개발에 성공했다고 15일 밝혔다.

임베디드 플래시 로직 공정은 데이터를 제어하고 처리하는 시스템 반도체 회로안에 데이터를 기억하는 플래시메모리 회로를 구현했다. 집적도와 전력효율을 높일 수 있어 가전·모바일·자동차 등 다양한 애플리케이션을 위한 제품에 적용할 수 있다.

이번에 개발에 성공한 45나노 스마트카드 IC 테스트 칩은 기존 80나노 공정 제품 대비 생산성이 높고 소모전력은 25% 절감하면서도 내부 플래시 메모리에서 데이터를 읽어 오는 시간을 50% 줄인 제품이다.

특히 플래시 메모리 한 셀(Cell)당 최소 100만 번 데이터 갱신이 가능해 업계 최고 수준의 신뢰성을 확보했으며 상용화를 위한 내부 테스트도 마쳤다.

삼성전자는 설계·공정의 최적화 작업과 신뢰성 있는 기관의 보안성 테스트를 거쳐 내년 하반기에 45나노 임베디드 플래시 공정을 적용한 스마트카드IC를 양산할 예정이다.

삼성전자는 이번에 개발한 45나노 임베디드 플래시 공정기술을 활용해 소비자 가전과 차량용 MCU 제품 분야의 파운드리/ASIC 고객에게도 경쟁력 있는 솔루션을 제공할 계획이다.

삼성전자 시스템LSI사업부 김태훈 상무는 “이번 45나노 임베디드 플래시 로직 공정은 스마트카드, NFC 등 다양한 보안 솔루션과 모바일 제품에 적용이 기대된다”며 “다양한 제품군에서 첨단 공정을 우선 적용하여 종합 모바일 솔루션 공급자로서의 입지를 강화할 것” 이라고 말했다.