[반도체 재료 동향] “팬아웃 웨이퍼 레밸 패키징, 5G·​고성능 컴퓨팅 충족 기술”

‘팬아웃 웨이퍼 레벨 패키징(FoWLP)’ 기술이 5세대 통신, 고성능 컴퓨팅(HPC) 등 메가 트렌드 제품의 수요를 충족시킬 차세대 패키징 기술로 꼽힌다.

정진숙 앰코(Amkor) 코리아 수석은 12일 온라인으로 열린 반도체 재료 콘퍼런스 ‘SMC 코리아 2021’에서 “FoWLP은 5G와 HPC 등에서 점점 더 많이 채택되고 있다”며 이같이 말했다.

첨단 패키징 시장은 2019년 288억 달러(약 32조4100억원)에서 2025년 422억 달러(약 47조4900억원)로, 연 평균 7% 성장이 예상된다. 그중 FoWLP는 2019년 12억 달러(약 1조3500억원)에서 2025년 30억 달러(약 3조3700억원)로, 연 16%의 성장률을 보일 것으로 예측되고 있다.

패키징은 반도체 후공정으로, 제조된 반도체가 훼손되지 않도록 포장하고 반도체 회로에 있는 전기선을 외부로 연결하는 공정을 말한다. 반도체를 어떻게 묶느냐에 따라 성능이 달라져 주목을 받고 있다.

팬아웃 패키징은 집적회로(IC) 면적 외부 공간까지 사용하는 기술로, 별도의 기판 없이 재배선층(RDL)을 이용해 전기적 성능과 열효율이 높은 게 특징이다. 

정진숙 수석은 “FoWLP이 시장에서 선택되는 이유는 몰딩 공정이 추가된다고 해도 서브 세팅 비용이 없고, 저렴한 조립과 테스트 원가로 비용 경쟁력을 갖추고 있기 때문”이라며 “작은 패키지 볼륨과 두께로 소형화가 가능해 모바일 제품에 주로 채택한다”고 설명했다.

몰딩은 패키지 공정 중 발생 가능한 습기, 진동, 충격으로부터 칩을 보호하기 위해 감싸는 소재를 말한다.

이어 “IC와 직접 연결해 우수한 전기적 성능을 제공하고, 열을 효과적으로 방출한다”며 “2.5D 실리콘 인터포저 기술과 비교했을 때, FoWLP이 보다 향상된 전기적 특성을 가진다”고 말했다.

2.5D 실리콘 인터포저 기술은 미세회로 기판을 통해 로직 칩과 메모리 칩을 1개의 패키지 안에 배치하는 기술이다.

이에 FoWLP은 2.5D 실리콘 인터포저 기술의 대안이 되고 있다.

정 수석은 “FoWLP은 RDL을 사용해 시그널 퀄리티가 향상되고, 칩 면적을 줄여 통합(integration) 효율이 높다”며 “실리콘 인터포저가 없어 더 많은 컴포넌트를 위로 쌓을 수 있는 추가적 공간을 제공한다”고 설명했다.

아울러 “5G 콘텐츠가 늘어나면서 반도체 수요가 증가하고, 이는 FoWLP에 큰 기회가 될 것”이라며 “5G, 오토모티브 등 메가 트렌드 제품의 수요를 충족시킬 유망한 기술로 떠오르고 있다”고 말했다.
 

[사진=게티이미지뱅크 제공]