2나노 파운드리 승부수 띄운 삼성전자...HBM+패키징으로 빅테크 고객 확보

삼성파운드리포럼 행사서 2027년 'BSPDN 2나노' 양산 발표

1.4나노와 투톱 체제...TSMC 1.4·1.6나노에 맞불

통합 AI 솔루션으로 AI칩 양산 기간 20% 단축 강조

[사진=삼성전자]

삼성전자 파운드리(반도체 위탁생산) 사업부가 대만 TSMC와 점유율 격차를 좁히기 위해 전력 병목현상을 최소화하는 신기술을 도입한 2㎚(나노미터) 공정과 1.4㎚ 공정을 2027년 상용화한다. 미국 팹리스와 빅테크를 중심으로 자체 AI 반도체를 개발·양산하려는 움직임이 활발해짐에 따라 인공지능(AI) 반도체 솔루션을 턴키로 공급하는 전략으로 반도체 고객사 확대도 꾀한다.

삼성전자가 12일(현지시간) 미국 캘리포니아주 새너제이에서 ‘삼성 파운드리포럼 2024’를 개최하고 이러한 내용을 골자로 한 기술 전략을 공개했다.

최시영 삼성전자 파운드리 사업부장(사장)은 이날 기조연설에서 "AI 구현을 위해 가장 중요한 것은 고성능·저전력 반도체"라며 "AI칩 양산에 최적화한 GAA(게이트올어라운드) 공정 기술과 적은 전력 소비로 AI 시대에 고객사가 원하는 원스톱 AI 솔루션을 제공할 것"이라고 강조했다.

이날 최 사장은 기존에 발표한 2㎚ 공정에 이어 신기술을 적용한 차세대 2㎚ 공정(SF2Z)과 4㎚ 공정(SF4U)을 발표했다. SF2Z는 전력과 신호 라인 병목현상을 줄이는 후면전력공급기술(BSPDN)을 적용해 기존 2㎚ 공정 대비 소비전력·성능·면적(PPA)을 개선할 수 있어 고성능 AI칩을 양산하는 데 특화되어 있다. SF4U도 광학적 축소 기술을 적용해 기존 4㎚ 공정보다 PPA를 개선했다. SF2Z는 2027년, SF4U는 내년 양산 예정이다.

SF2Z는 2027년 양산 예정인 1.4㎚ 공정과 삼성전자 최선단 공정 투톱 체제를 이루며, 지난 4월 2027년 1.4㎚ 공정 양산에 앞서 2026년 1.6㎚ 공정을 양산하겠다고 밝힌 TSMC 최선단 공정과 본격 경쟁할 전망이다.

최 사장은 삼성전자 DS(디바이스솔루션·반도체) 부문의 또 다른 핵심 경쟁력으로 전 세계에서 유일하게 초미세 공정 파운드리, D램, 첨단 패키징(AVP·이종 반도체 결합) 등 AI칩 개발에 필요한 모든 솔루션을 턴키로 공급할 수 있는 점을 꼽았다. 

실제로 TSMC와 인텔은 파운드리와 첨단 패키징만 갖추고 있고 HBM을 포함한 D램 공급 능력이 없다. 반면 삼성전자는 고객사가 원하면 HBM을 필두로 GDDR(그래픽 메모리)과 LPDDR(저전력 메모리)까지 다양한 AI칩용 D램을 공급할 수 있다. 최 사장은 "삼성전자의 통합 AI 솔루션을 활용하는 AI칩 고객은 칩 개발부터 생산에 걸리는 시간을 약 20% 단축할 수 있다"고 강조했다.